(19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出顧公開番号 特開2001-42822

(P2001 - 42822A)

(43)公開日 平成13年2月16日(2001.2.16)

(51) Int.Cl.7

義別記号

FΙ

テーマコー。゙(参考)

G09G 3/30 // H05B 33/14 G 0 9 G 3/30

K 3K007

H05B 33/14

A 5C080

## 審査請求 未請求 請求項の数8 〇L (全 7 頁)

(21)出願番号

特爾平11-220291

(22)出顧日

平成11年8月3日(1999.8.3)

(71)出顕人 000005016

パイオニア株式会社

東京都目黒区目黒1丁目4番1号

(72)発明者 石塚 真一

埼玉県鶴ヶ島市富士見6丁目1番1号 パ

イオニア株式会社総合研究所内

(74)代理人 100079119

弁理士 藤村 元彦

Fターム(参考) 3K007 AB00 AB02 BA06 BB07 DA00

DB03 EB00 FA01 GA00 GA04

50080 AA06 3805 DD05 EE29 FF12


GG12 JJ02 JJ03 JJ04

#### (54) 【発明の名称】 アクティブマトリクス型表示装置

# 57)【要約】

【目的】 表示パネルの全面に亘って運度階調のばらつきのない高精度の多階調表示が可能なアクティブマトリクス型の表示装置を提供する。

【解決手段】 入力映像データの同期タイミングに対応する単位フレーム期間内に、複数のサブフィールド期間を設定する設定手段と、上記複数のサブフィールド期間毎に発光パネルの各行を順次走査して、上記複数の入力映像データに応じて発光素子を発光せしめる表示制御手段と、サブフィールド期間の各々に対し、発光制御手段が発光パネルの全ての行の走査に要する期間であるアドレス期間が所定の発光期間よりも長い場合に、発光素子の各々の発光期間が所定の発光期間に達した時に発光素子の各々の発光を停止せしめる発光停止手段と、を有する。



#### 【特許請求の範囲】

【請求項1】 マトリクス状に配置された発光漢子と、データ信号電流を蓄積して保持する保持面路と、該保持された電圧に応じて前記発光漢子の各々を駆動する駆動素子と、を含むアクティフマトリクス型の発光パネルを用いた表示装置であって、

入力映像データの同期タイミングに対応する単位フレーム期間内に、複数のサブフィールド期間を設定する設定 手段と、

前記サブフィールド期間毎に前記発光パネルの各行を順次走査して、前記入力映像データに応じて前記発光素子を発光せしめる表示制御手段と、

前記複数のサブフィールド期間の各々に対し、前記発光素子の各々の発光期間が所定発光期間に達した時に前記 発光素子の各々の発光を停止すしめる発光停止手段と、 を有することを特徴とする表示装置。

【請求項2】 前記発光停止手段は、前記発光パネルの各行毎に前記発光潔子の発光を停止せしめることを特徴とする請求項1に記載の表示装置。

【請求項3】 前記発光停止手段は、タイマと、前記タイマの出力に応じて前記駆動素子の各々の導通を遮断するスイッチ回路と、を有することを特徴とする請求項1 又は2に記載の表示装置。

【請求項4】 前記スイッチ国路は、前記駆動素子及び前記保持回路の間に直列に接続されていることを特徴とする請求項3に記載の表示装置。

【請求項5】 前記スイッチ国路は、前記保持国路に並列に接続されていることを特徴とする請求項3に記載の表示装置。

【請求項6】 前記スイッチ画路は、前記駆動素子及び前記保持回路の間に直列に接続された第1のスイッチ素子及び前記駆動素子に並列に接続された第2のスイッチ素子を少なくとも有することを特徴とする請求項3に記載の表示装置。

【請求項7】 前記スイッチ回路は、前記発光素子に直列に接続されていることを特徴とする請求項3に記載の表示装置:

【請求項8】 前記所定発光期間は、サブフィールド2 n階調法に基づいて定められることを特徴とする請求項 1ないしてに記載の表示装置。

# 【発明の詳細な説明】

[0001]

【発明の属する技術分野】 本発明はアクティブでトリクス型表示装置、特に、有機エレクトロルミネセレス素子等の発光素子を有するアクティブでトラス型発光パネルを用いた表示装置に関する。

## [0002]

【従来の技術】有機エレクトコルミネモンス素子。以下、有機回じ素子と称する。 は発光素子を流れる電流によってその発光機度を制御することができ、このような

発光素子をマトリクス状に配置して構成される発光パネルを用いたマトリクス型ディスプレイの開発が広く進められている。かかる有機Eも素子を用いた発光パネルとして、有機Eも素子を単にマトリクス状に配置したたと、マトリクス型発光パネルと、マトリクスは正配置したたた。アクティブマトリクス型発光パネルは単純マトリクス型発光パネルは単純マトリクス型発光パネルは単純マトリクス型発光パネルに比べて、低消費電力であり、また画素間のクスパネルに比べて、低消費電力であり、特に大画面ディスプレイや高精細度ディスプレイに適している。

【0003】図1は、従来のアクティブマトリクス型発 光パネルの1つの画素10に対応する回路構成の1例を 示している。かかる回路構成は、例えば、特開平8-2 41057号公報に関示されている。図1において、F ET:Field Effect Transistor。1.1 / アドレス選択用 トランジスタ)のゲートGは、アドレス信号が供給され るアドレス走査電極線。アドレスライントに接続され、 FET11のソースSはデータ信号が供給されるデータ 電極線・データライン に接続されている。FET11 のドレインDはFET12 駆動用トランジスターのゲ ートGに接続され、キャパシタ13を通じて接地されて いる。FET12のソースSは接地され、ドレインDは 有機EL素子15の陰極に接続され、有機EL素子15 の陽極を通じて電源に接続されている。この画路の発光 制御動作について述べると、先ず、図1においてFET 11のゲートGにオン電圧が供給されると、FETLL はソースSに供給されるデータの電圧に対応した電流を ソースSからドレイン Dへ流す。FET11のゲートG がオフ電圧であるとFETLLはいわゆるカットオフと なり、FET11のドレインDはオープン状態となる。 従って、FET11のゲートGがオン電圧の期間に、ソ ースSの電圧がキャパシタ13に充電され、その電圧が FET12のゲートGに供給されて、FET12にはそ のゲート電圧とソース電圧に基づいた電流が有機EL素 子15を通じてドレインDからソースSへ流れ、有機E L素子15を発光せしめる。また、FET11のゲート Gが十つ電圧になると、FET11はオープン状態とな り、FET12はキャパシタ13に萎積された電荷によ リゲートGの電圧が保持され、次の走査まで駆動電流を 維持し、有機EL素子15の発光も維持される。尚、E ET12のゲートGとソースSの間にはゲート入力容量 が存在するのでキャパシタ13を設けなくとも上記と同 様な動作が可能である。

【0004】アクティブマトリクス駆動により発光制御を行う表示パネルの上面器に対応する回路はこのように構成され、当該画器の有機Eし蓋子上5が駆動された場合に当該画器の発光が維持される。上記したアクティブマトリケス型発光パネルの各画器が複度階調の制御は、FET12のケートにはかかる遺圧を振幅変調すること

によって行なわれていた。すなわら、FET12のソースードレイン電流はゲートGにかかる電圧によって変化するので、供給される入力映像信号に応じて、ゲートGに卸加する電圧の大きさを調整することにより、有機EL素子15の駆動電流量を調整することができる。従って、有機EL素子15の駆時確度を調整していた。

#### [0005]

【発明が解決しようとする課題】しかしながら、上述したような振幅変調によって確度階調表示を行う表示装置においては、駆動FETのゲートにかかる電圧値とソースードレイン間を流れる電流値の関係、すなわち、駆動FETの電流一電圧特性が非線形であるため、表示パネル面内の駆動FET間の特性ばらつきによって確度階調にばらつきが生じ、精度の高い多階調表示が困難であるという問題があった。

【0006】本発明はかかる点に選ぶてなされたものであり、その目的とするところは、表示パネルの全面に亘って輝度階調のばらつきのない高精度の多階調表示が可能なアクティブマトリクス型の表示装置を提供することにある。

# [0007]

【課題を解決するための手段】本発明による表示装置 は、マトリクス状に配置された発光素子と、データ信号 電流を蓄積して保持する保持回路と、該保持された電圧 に応じて発光素子の各々を駆動する駆動素子と、を含む アクティブマトリクス型の発光パネルを用いた表示装置 であって、入力映像データの同期タイミングに対応する 単位フレーム期間内に、複数のサブフィールド期間を設 定する設定手段と、上記サブフィールド期間毎に発光パ ネルの各行を順次走査して、上記複数の入力映像データ に応じて発光素子を発光せしめる表示制御手段と、サブ フィールド期間の各々に対し、発光制御手段が発光パネ ルの全ての行の走査に要する期間であるアドレス期間が 所定発光期間よりも長い場合に、発光素子の各々の発光 期間が所定発光期間に違した時に発光素子の各々の発光 を停止せしめる発光停止手段と、を育することを特徴と している。

【0008】 本発明の他の持数として、上記発光停止手段は、発光パネンの各行毎に発光素子の発光を停止でしめる。また、本発明の他の特徴として、上記発光停止手段は、タイマとタイマの出方に応じて駆動素子の各々の導通を遮断するスイッチ国路と、を有している。更に、本発明の他の特徴として、上記スインチ国路は駆動素子及び保持回路の間に直列に接続されている。

【0009】本発明の更なる持数として、上記スイッチ 回路は保持回路に並列に接続されている。また、本発明 の他の特徴として、上記スイッチ回路は発光素子に直列 に接続されている。

#### [0010]

【発明の実施の形態】 不発明の実施例を図面を参照しつの詳細に説明する。尚、以下に説明する図において、実質的に同等な部分には同一の参照符を付している。図2は、本発明の第1の実施例であるアクティブマトリクス型発光パネルを用いた言機EL表示装置20の構成を概略的に示している。

【0011】図2において、アナログ/デジタル(A/ D! 変換器21は、アナログ映像信号入力を受けてデジ タル映像信号データに変換する。変換により得られたデ ジタル映像信号はA/D変換器21からフレームメモリ 24へ供給され1フレーム単位のデジタル映像信号デー タが一旦フレームメモリ24に記憶される。一方、有機 EL表示装置20円の各部の制御をなす表示制御部三以 下、コントローラと称する・26は、相異なる発光時間 をパラメータとする複数のサブフィールド (以下では8 個のサブフィールドの場合を例に説明する。によって、 上記フレームメモリ24に記憶されたデジタル映像信号 データを、列アドレスカウンタ2及び行アドレスカウン タ23を用いて制御することにより、複数 "ここでは8 個)の階調表示データに変換し、それぞれ発光パネル3 0の画素のアドレスに対応する発光・非発光データと共 に順次マルチプレクサ25に供給する。

【0012】また、コントコーラ26は、マルチプレク サ25に供給された発光・非発光データの中から各サブ フィールドに対応する列データを第1行目から順次画素 の配列順に列ドライバ28が有するデータラッチ回路に 保持させるように制御する。コントローラ26は、デー タラッチ回路によって順次保持された各サブフィールド 毎の列データを、1行単位で発光パネル30に供給する と共に、行ドライバ27によって対応する行が有する画 素列において同時に発光させる。また、コントローラで 6 は計時装置 タイマ を内部に有し(図示しない)、 発光制御ドライバ31を制御して、各サブフィールド毎 に各画素の発光期間を制御する。この動作は、1 フレー ムのデータ単位で、第1サブフィールドから第8サブフ ィールドまでのそれぞれの列データに関して行なわれる - ここでは8回行なわれる。。発光パネル30の各画素 は、供給される各サブフィールドの各々に対し、後述す る所定の発光期間だけ発光制御され、1フレーム分の発 光表示を多階調表示によって行うことができる。

表示。をなすことができる。

【りり14】 本発明における有機EL表示装置は、この ように構成され、入力されるアナログ映像信号に対し、 各サブフィールド毎に発光パネルの画面全体のアドレス 走査による発光制御を繰り返すことにより、プレーム単 位の発光表示を多階調表示によって行うことができる。 図4は、本発明の第1の実施例であるアクティブマトリ クス型発光パネルの1画素に対応する回路構成を示した ものである。本実施例が図1に示した従来技術の回路構 成と異なるのは、アドレス選択用FET11のソースS 及びキャパシタ13の接続点と駆動用FET12のゲー トGとの間に、駆動用FET12の導通を制御して有機 E L 素子 1 5 の発光及び非発光 | 発光停止 を制御する スイッチ回路32が設けられている点である。スイッチ 回路32は、後述する発光制御ドライバ31からの発光 制御信号に応じてスイッチングを行う2つのFET3 3、34を有している。スイッチ回路32において、F ET33はFET11のソースS及びキャパシタ13の 接続点とFET12のゲートGとの間に接続され、FE T34はFET12のゲートGとグランド・GND 間 に接続されている。従って、FET33が導通し、FE T34が非導通となったとき、スイッチ回路32は有機 EL素子13を発光せしめる ON 発光制御を行い、 その逆の場合に有機EL素子13の発光を停止せしめる ・OFF 発光制御を行う。

【0015】以下に、コントローラ26が、フレームメモリ24に記憶されたデジタル映像信号データに基づ表 で発光パネル30の発光・非発光を制御して多階調表で表現する発光制御動作について、図5及び図6に示すタイムチャートを参照しつつ詳細に説明する。先ブレーラ26は、デジタル映像信号データがフレットローラ26は、アジタル映像信号データをフレームメモリ24に書き込む。第17レーラ26は、アプレクサ25に対し第17マルド、コントローラ26は、行きを出力するして第17を指定する。当年をタスカウンタ22に対して第1列を指定するの指令を出す。

【0016】これにより、指定されたアドレス 第1 行、第1列 の1フレーム分のデジタン映像信号データが、各サファイールドに対応する8つの暗調表示データに変換され、発光パネル30の画素のアドレスに対応する発光・非発光データを含んだデータとして順次マルチプレクサ25に供給される。コントローラ26は、マルチプレクサ25に供給された上記指定されたアドレス

第1行、第1列・のデータの中から第1サブフィールドのデータを列ドライバ28に出力する。列ドライバ28では、列ドライバ28では、列ドライバ28でに設けられたデータラッチ回路。図示しない。によってこのデータを保持する

【りり17】次に、コントローラ26は、列アドレスカカンタ22に対して列を1つ更新する指令を出す。すなわち、列アドレスカウンタ22に対して第2列を指定する当の指令を出す。このことにより、アドレスト第1行、第1列:が指定された場合と同様の動作を繰り返す。このようにして、コントローラ26は、第1行の各列に対し順次、上記した動作を繰り返すことにより、第1行の全ての列のデータを列ドライバ28が有するデータラッチ回路に保持させる。

【0018】第1行の全ての列データがラッチされた後、図5に示すように、コントローラ26は第1行の列データのそれぞれを、対応する各列の画素に書き込む。すなわち、各画素に対応するアドレス選択用FET11を導通せしめる。これと同時に、コントローラ26は発光制御ON。させる制御してスイッチ回路32を導通・発光制御ON。させる制御信号を供給せしめ、発光・ですデータを有する画素の有機EL素子を発光せしめる。尚、コントローラ26は、更に、第1サブィイルドに対し子の決められた所定の発光期間( $T_{L1}$ )が経過したときに、上記有機EL素子の発光の停止を指示すティバ31は第1行の全てのスイッチ回路32に有機EL素子の発光を停止せしめる制御信号・発光制御OFF。を供給し、有機EL素子は非発光となる。

【9019】コントローラ26は、第1行の全ての列データがラッチされた後のステップとして、行アドレスカウンタ23を第2行に指定する旨の指令を出すと共に、列アドレスカウンタ22を第1列に指定する旨の指令を出す。上記した第1行の場合の動作と同様にして、第2行の全ての列データのデータラッチを行うように制御を実行する。第2行の全ての列データのラッチ後、上記した第1行の場合と同様にして第2行の各列の画素の発光制御動作が実行される。

【0020】コントローラ26は、このような動作を全 ての行(すなわち、第1ライン~第mライン)に亘って 行うことにより、第1サブフィールドのデータに対応さ せて発光パネル30の全ての画素の発光制御を行うこと ができる。次に、コントローラ26は、マルチプレクサ 2.5に対し第2サブフィールドのデータを出力する旨の 指令を発する、以下、コントローラ26は、先に述べた 第1十プフィールドの場合と同様の動作を繰り返し、第 2 サブフィールドのデータに対応した発光がなされる。 【0021】このようにして、第1サブフィールドから 第8サブフィールドまでに対応した発光がなされるが、 本発明における特徴として、各サブフィールド毎に所定 の発光期間が経過した後、発光素子の発光を停止せらめ る手段を有しているので、アドレス期間 Ty よりも 短い任意の発光期間をサブフィールドに対し割り当てる ことが可能である。すなわち、発光停止手段を有しない。 場合にアドレス期間よりも短い発光期間をサブフィールドに割り当てることができないのは、次のサブフィールドのアドレス期間の開始によって画書の発光 又は非発光 が更新されるまで、発光していた画書の発光を停止できず、次のサブフィールドは、全ての行の走査に要する期間であるアドレス期間が終了するまで開始できないからである。

【0022】図5は、第kサブフィールド・1≦k≦ 8) に対し、アドレス期間(TA)よりも短い発光期間 で各ラインの発光を制御する場合を示している。コント ローラ26による前述したのと同様な制御により、各行 はこのサブフィールドに対して設定された所定の発光期 間(Tik)で発光制御される。例えば、1フレームを6 0Hzで表示する場合、1フレームは約16.7ミリ砂 ims: である。ここで、アドレス期間を0.84ms 11フレーム期間の40%×1/8 、第1サブフィー ルド(1/2)における発光期間を1フレーム期間の1 /2以下の値、例えば5 m s とそれぞれ設定する場合を 例に説明する。このとき、第2サブフィールド以降のサ ブフィールドにおける発光期間はそれぞれ第1サブフィ ールドの発光期間の1/21、1/22、1/23、・・  $\cdot$ ,  $1/2^{7}$  c = 32. 5 m s, 1. 25 m s. 0. 625ms, ···, 0.039msとなる。従って、こ の場合、第4サブフィールド以降のサブフィールド / 第 4~第8サブフィールド における発光期間はアドレス 期間:TA=0. 84ms゚よりも短いが、各サブフィ ールドに対し所望の発光期間を有するように制御がなさ

【0023】上記したようにして、第1サブフィールドから第8サブフィールドまでの表示制御が終了した時点で1フレームの表示が完了する。その後、コントローラ26は、フレームメモリ24に記憶されるデータを次のフレームに対応するデータに書き替えて、次のフレームの表示制御を行う。従って、本発明によれば、上述した発光停止制御により、各サブフィールドに対しアドレス期間よりも短い任意の発光期間で発光を制御できるので、広範な階調表示が可能である。

【0024】図7は、本発明の第2の実施例であるアクティブマトリクス型発光パネルの1 国書に対応する回路構成を示したものである。本実施例が第1の実施例と異なるのは、スイッチ回路32がキャパシタ13に並列に接続されたFET35を育している点である。すなわち、FET35のドレインDはFET11のソースS及びキャパシタ13の接続点に接続され、ソースSはブランドに接地されている。従って、ゲートGに供給される制御信号に応じてFET35が導通したときに有機EL素子15の発光は停止される。

【0025】図8は、客発明の第3の実施例である発光 パネルの1 順素に対応する回路構成を示したものである。 な実施例が前述の実施例と異なるのは、スイッチ回 路32がキャハシタ13とFET12のゲートGとの間に直列に接続されたFET36を有している点である。すなわち、FET36のドレインDはFET11のソースS及びキャハシタ13の接続点に接続され、ソースSはFET12のゲートGに接続されている。従って、ゲートGに供給される制御信号に応じてFET36が非導通となったときに有機EL素子15の発光は停止される。

【0026】図9ないし11は、本発明の他の実施例である発光パネルの1画業に対応する回路構成をそれぞれ示したものである。各実施例が前述の実施例と異なるのは、スイッチ回路32が有機Eし素子15と直列に接続されたFET37を有している点である。すなわち、FET37のゲートGに供給される制御信号に応じてFET37が非導通となったときに有機Eし素子15の発光は停止される。

【0027】上記したように、本発明によれば、上述した発光停止制御により、各サブフィールドに対しアドレス期間よりも短い任意の発光期間で発光を制御できるので、広範な階調表示が実現できる。尚、上記した実施例において示した各数値は例であって適宜変更してもよい。また、各種のスイッチング国路等は、適宜組み合わせて用いることができる。

## [0028]

【発明の効果】上記したことから明らかなように、本発明によれば、各サブフィールドにおける発光期間を任意に制御できるので、表示パネルの全面に亘って輝度階調のばらつきのない高精度の多階調表示が可能なアクティブマトリクス型の表示装置を実現できる。

## 【図面の簡単な説明】

【図1】従来のアクティブマトリクス型発光パネルの1つの画素に対応する回路構成の1例を概略的に示す図である。

【図2】本発明の実施例であるアクティブマトリクス型 発光パネルを用いた有機EL表示装置の構成を既略的に 示す図である。

【図 3 】 デジタル映像信号の 1 フレーム期間、サブフィールド期間、及びアドレス期間を示す図である。

【図4】本発明の第1の実施例であるアフティブマトリ クス型発光パネルの1画器に対応する回路構成を示す図 である。

【図 5】 コントローラがサブフィールド毎に復行する発 光制御のタイミングを示すタイムチャートである。

【図 6】 コントコーラが、アドレス期間よりも短い発光 期間で発光を制御する制御タイミングを示すタイムチャートである。

【図7】本発明の第2の填施例であるアクティブマトリクス型発光パネッの1画器に対応する回路構成を示す図である。

【図8】 は発明の第3の復遊側である発光パネルの1重

素に対応する回路構成を示す図である。

【図9】本発明の他の実施例である発光パネルの1画素に対応する回路構成を示す図である。

【図10】本発明の他の実施例である発光パネルの1画素に対応する回路構成を示す図である。

【図11】本発明の他の実施例である発光パネルの1画素に対応する回路構成を示す図である。

## 【主要部分の符号の説明】

- 10 画業
- 11 アドレス選択用FET
- 12 駆動用FET
- 13 キャパシタ
- 15 発光素子


- 20 表示装置
- 2.1 A/D变换器
- 22 列アドレスカーンタ
- 23 行アドレスカランタ
- 24 フレームメモニ
- 25 マルチプンケー
- 26 コントローラ
- 27 行ドライバ
- 28 列ドライバ
- 30 発光パネル
- 3.1 発光制御ドライバ
- 32 スイッチ回路
- 33, 34, 35, 36 FET


[3]


フレーム制度

[图2]

[图7]







,